Apple iniciará o desenvolvimento do chip M5 no primeiro semestre de 2025 com design separado de CPU-GPU: Ming-Chi Kuo

A Apple iniciará a produção em massa de sua família de chipsets M5 no próximo ano, de acordo com afirmações de um analista da cadeia de suprimentos. Sua produção em quantity deverá ocorrer aproveitando o nó semicondutor de 3nm (N3) da TSMC, que pode oferecer ganhos de desempenho e maior eficiência em comparação com o processo de fabricação anterior. Especula-se também que a Apple empregará um novo design de chipset que poderia ocupar menos espaço do que a arquitetura convencional de sistema em chip (SoC).

Desenvolvimento do chip M5 da Apple

De acordo com De acordo com Ming-Chi Kuo, analista de cadeia de suprimentos da TF Worldwide Securities, o chip de silício M5 padrão da Apple entrará em produção em massa no primeiro semestre de 2025. Seu desenvolvimento deverá ser seguido por outros membros da família, como o M5 Professional/ Variantes Max e Extremely que poderão entrar em fase de fabricação no 2S25 e 2026, respectivamente.

O chipset M5 será fabricado usando o nó N3P da TSMC, que pode oferecer um ganho de desempenho de 5% e, ao mesmo tempo, reduzir o consumo de energia em 5 a ten% em comparação com o nó N3E do SoC M4, de acordo com Kuo. Espera-se que a gigante da tecnologia baseada em Cupertino empregue um design System-on-Built-in-Chips-molding-Horizontal (SoIC-mH) de “nível de servidor” com seus chips M5 Professional e Extremely que teriam vários circuitos integrados integrados em um único unidade, com cavacos sendo colocados horizontalmente dentro do molde.

O analista sugere que esse design não convencional poderia ocupar de 30 a 50 por cento menos espaço do que o sistema em chip (SoC) convencional. Este método é recomendado para resultar em melhor desempenho térmico e menos estrangulamento.

Além disso, o fabricante do iPhone também separará o design de CPU e GPU no chip M5. Segundo Kuo, essa separação pode resultar em ainda mais ganhos de desempenho. A Apple atualmente integra CPU e GPU no mesmo chip. Se forem separados, cada componente seria otimizado para sua função específica, em teoria. Kuo sugere que o SoC M5 também pode oferecer um impulso quando se trata de tarefas de inteligência synthetic (IA).